facat
/
cimforreduceloss
1
0
Fork 0
Code Issues Pull Requests Releases Wiki Activity
97 Commits 1 Branch 0 Tags 2.4 MiB
Commit Graph

97 Commits

Author SHA1 Message Date
dmy@lab 2675d45215 用序列话方法保存总的文件list 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-13 22:35:03 +08:00
dmy@lab 7802a7961d 1.加入几句代码只对有DG的线路做合并 
2.把合并后总的头节点到每条线路头节点的阻抗改小为0.00001

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-12 22:42:40 +08:00
dmy@lab 4d4ca8eb5f 加入了生成批量GAMS文件的py脚本 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-11 21:43:58 +08:00
dmy@lab d0316a7c50 1.把xml文件中明显错误的变压器容量读为630kVA 
2.把电容器输出到数据文件中。

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-11 15:25:52 +08:00
dmy@lab 7e5c6c71a1 添加直接给出DG有功、无功的函数 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-10 20:39:57 +08:00
dmy@lab 5825d156f6 把短阻抗改为0.0001 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-10 20:12:24 +08:00
dmy@lab feae41d9ea 1.在脚本中加入非辐射状网络提示 
2.修复了没有把DG作为短支路的bug

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-10 19:05:27 +08:00
dmy@lab b944c5507b 修复了没有统计新增的线路的问题 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-10 17:52:17 +08:00
dmy@lab b52bfd2935 1.变压器接地支路放在左端 
2.添加把所有线路合并起来的脚本

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-10 10:45:09 +08:00
dmy@lab 8a5d392450 修复没有负荷时，连变压器参数都没有的bug 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-09 22:31:04 +08:00
dmy@lab f26ffd4ab0 1.三相总功率转换为标幺值 
2.输出功率前先更新功率
3.输出QG数据的时候少了一个seperator，补上

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-09 21:57:23 +08:00
dmy@lab 46f890b77b 修复了合并线路后没用重新计算阻抗的问题 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-09 16:26:47 +08:00
dmy@lab 4df79fa6fb 修复了上一次提交的错误。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-09 12:11:54 +08:00
dmy@lab f854799989 对于没有长度的头节点线路，设定一个阻抗最小值。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-09 11:19:54 +08:00
dmy@lab 774a9339e8 解决头结点变化错误的问题。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-09 10:31:33 +08:00
dmy@lab 1b7e860bdc 修复变压器支路没有换行的问题。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-08 17:18:59 +08:00
dmy@lab d1ac696c1e 输出为iPso的格式 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-02-07 22:14:59 +08:00
dmy@lab 1f9734d727 修复LoadInfo中成员变量没有初始化的bug 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-02-06 15:31:00 +08:00
dmy@lab 29828700d2 1.如果负荷路径为空就不打开。 
2.把所有负荷24时段输出到一个文件中。

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-02-05 16:00:42 +08:00
dmy@lab 3345e00fbd 把DG加进去了 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-02-01 13:52:43 +08:00
dmy@lab d0b9071577 1.修复了单例模板的bug 
2.正在加DG

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-30 21:34:31 +08:00
dmy@lab cba2942574 把几节线路合并成一节 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-22 21:19:43 +08:00
dmy@lab 01c77d2045 进行负荷映射的时候可能有相同的Substation ID，就把他们全部和起来。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-22 15:43:28 +08:00
dmy@lab 7947ddc9b1 1.给SWTICH的空node一个虚拟名称。 
2.修复了getSubstationLoad的bug，要先判断再返回。

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-22 14:12:49 +08:00
dmy@lab 1c9f65b6cd 利用文件中独读到的线路头节点ID 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-22 11:09:20 +08:00
dmy@lab 5017c73f09 改为只从头节点还是找 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-22 11:00:39 +08:00
dmy@lab 9f6e6d7bf7 1.更新一下task.txt文件。 
2.有些文件有拓扑错误，还没搞定。

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-21 22:37:53 +08:00
dmy@lab 6da7e677d0 1.删减了已经没用的代码。 
2.把零阻抗线路也合并。

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-21 22:05:19 +08:00
dmy@lab 7ec471c87e 踩了无数个坑，终于把零阻抗消除的功能写好了。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-21 21:52:18 +08:00
dmy@lab 8f512b0242 改成用XML来形成拓扑树 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-21 14:03:07 +08:00
dmy@lab ca60dffe53 缩减元件还没成功 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-20 22:46:26 +08:00
dmy@lab 479bfc778a 1.修复子类初始化问题 
2.加了id字段

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-20 21:24:33 +08:00
dmy@lab da0a7f192e 把LineStru等类型声明放到单独的文件中。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-20 20:59:47 +08:00
dmy@lab 41502b5afa 加了拓扑检查功能。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-20 20:50:38 +08:00
dmy@lab 5b9625f708 把网架信息输出到文件 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-20 15:56:30 +08:00
dmy@lab a208823264 把负荷匹配到变压器上了。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-20 13:48:58 +08:00
dmy@lab 8d5fcf9c95 1.把负荷文件路径加入CIMParser中。 
2.把变压器也处理成双端支路。

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-20 13:19:28 +08:00
dmy@lab 07cfaef632 1.给Singleton的模板加了点功能。 
2.添加了处理DG的功能。

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-19 14:54:36 +08:00
dmy@lab 15718e1990 数据的问题，不管了。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-19 13:33:29 +08:00
dmy@lab 735226f06a 返回Breaker的EquipmentMemberOf_EquipmentContainer 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-18 18:18:18 +08:00
dmy@lab 77ba7c7cec 读负荷匹配的时候如果独到长度为0的就直接跳出循环。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-18 16:12:52 +08:00
dmy@lab 88ca00c78b 小调试 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-17 22:31:06 +08:00
dmy@lab fd0a71f397 采用绝对路径 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-16 21:43:32 +08:00
dmy@lab 162648a4e7 添加了批量依据时间更新负荷的功能。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-16 21:27:23 +08:00
dmy@lab 372e24400b 把LoadMapping中的几个表做出单例。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-16 21:21:29 +08:00
dmy@lab 56da69b835 加了更新LoadInfo负荷的功能。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-16 18:08:01 +08:00
dmy@lab 491f5e2276 加入忽略一些负荷的功能。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-16 16:27:05 +08:00
dmy@lab 9faa1cce49 修改以后得到一个可以用的模板类单例。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-16 15:55:07 +08:00
dmy@lab 29b219fbe9 1.读不匹配但需要忽略的信息。 
2.暂时不用单例。

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-15 22:47:49 +08:00
dmy@lab 51eed6e99e 添加一个单例的模板 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-15 22:06:19 +08:00