dmy@lab 7802a7961d 1.加入几句代码只对有DG的线路做合并 ... 2.把合并后总的头节点到每条线路头节点的阻抗改小为0.00001 Signed-off-by: dmy@lab <dmy@lab.lab>		2015-03-12 22:42:40 +08:00
..
FileData.py	1.加入几句代码只对有DG的线路做合并	2015-03-12 22:42:40 +08:00
GAMS.py	加入了生成批量GAMS文件的py脚本	2015-03-11 21:43:58 +08:00
main.py	1.加入几句代码只对有DG的线路做合并	2015-03-12 22:42:40 +08:00