facat
/
cimforreduceloss
1
0
Fork 0
Code Issues Pull Requests Releases Wiki Activity
96 Commits 1 Branch 0 Tags 2.4 MiB
Commit Graph

41 Commits

Author SHA1 Message Date
dmy@lab 7802a7961d 1.加入几句代码只对有DG的线路做合并 
2.把合并后总的头节点到每条线路头节点的阻抗改小为0.00001

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-12 22:42:40 +08:00
dmy@lab 4d4ca8eb5f 加入了生成批量GAMS文件的py脚本 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-11 21:43:58 +08:00
dmy@lab d0316a7c50 1.把xml文件中明显错误的变压器容量读为630kVA 
2.把电容器输出到数据文件中。

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-11 15:25:52 +08:00
dmy@lab 7e5c6c71a1 添加直接给出DG有功、无功的函数 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-10 20:39:57 +08:00
dmy@lab 5825d156f6 把短阻抗改为0.0001 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-10 20:12:24 +08:00
dmy@lab feae41d9ea 1.在脚本中加入非辐射状网络提示 
2.修复了没有把DG作为短支路的bug

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-10 19:05:27 +08:00
dmy@lab b944c5507b 修复了没有统计新增的线路的问题 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-10 17:52:17 +08:00
dmy@lab b52bfd2935 1.变压器接地支路放在左端 
2.添加把所有线路合并起来的脚本

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-10 10:45:09 +08:00
dmy@lab 8a5d392450 修复没有负荷时，连变压器参数都没有的bug 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-09 22:31:04 +08:00
dmy@lab f26ffd4ab0 1.三相总功率转换为标幺值 
2.输出功率前先更新功率
3.输出QG数据的时候少了一个seperator，补上

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-09 21:57:23 +08:00
dmy@lab 46f890b77b 修复了合并线路后没用重新计算阻抗的问题 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-09 16:26:47 +08:00
dmy@lab f854799989 对于没有长度的头节点线路，设定一个阻抗最小值。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-09 11:19:54 +08:00
dmy@lab 774a9339e8 解决头结点变化错误的问题。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-09 10:31:33 +08:00
dmy@lab 1b7e860bdc 修复变压器支路没有换行的问题。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-03-08 17:18:59 +08:00
dmy@lab d1ac696c1e 输出为iPso的格式 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-02-07 22:14:59 +08:00
dmy@lab 29828700d2 1.如果负荷路径为空就不打开。 
2.把所有负荷24时段输出到一个文件中。

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-02-05 16:00:42 +08:00
dmy@lab 3345e00fbd 把DG加进去了 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-02-01 13:52:43 +08:00
dmy@lab d0b9071577 1.修复了单例模板的bug 
2.正在加DG

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-30 21:34:31 +08:00
dmy@lab cba2942574 把几节线路合并成一节 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-22 21:19:43 +08:00
dmy@lab 01c77d2045 进行负荷映射的时候可能有相同的Substation ID，就把他们全部和起来。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-22 15:43:28 +08:00
dmy@lab 7947ddc9b1 1.给SWTICH的空node一个虚拟名称。 
2.修复了getSubstationLoad的bug，要先判断再返回。

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-22 14:12:49 +08:00
dmy@lab 1c9f65b6cd 利用文件中独读到的线路头节点ID 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-22 11:09:20 +08:00
dmy@lab 5017c73f09 改为只从头节点还是找 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-22 11:00:39 +08:00
dmy@lab 6da7e677d0 1.删减了已经没用的代码。 
2.把零阻抗线路也合并。

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-21 22:05:19 +08:00
dmy@lab 7ec471c87e 踩了无数个坑，终于把零阻抗消除的功能写好了。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-21 21:52:18 +08:00
dmy@lab 8f512b0242 改成用XML来形成拓扑树 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-21 14:03:07 +08:00
dmy@lab ca60dffe53 缩减元件还没成功 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-20 22:46:26 +08:00
dmy@lab 479bfc778a 1.修复子类初始化问题 
2.加了id字段

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-20 21:24:33 +08:00
dmy@lab da0a7f192e 把LineStru等类型声明放到单独的文件中。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-20 20:59:47 +08:00
dmy@lab 41502b5afa 加了拓扑检查功能。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-20 20:50:38 +08:00
dmy@lab 5b9625f708 把网架信息输出到文件 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-20 15:56:30 +08:00
dmy@lab a208823264 把负荷匹配到变压器上了。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-20 13:48:58 +08:00
dmy@lab 8d5fcf9c95 1.把负荷文件路径加入CIMParser中。 
2.把变压器也处理成双端支路。

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-20 13:19:28 +08:00
dmy@lab 88ca00c78b 小调试 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-17 22:31:06 +08:00
dmy@lab 214c17dd10 1.加了一个历遍所有子目录的类 
2.加了读入所有匹配数据的功能。

Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-15 20:05:44 +08:00
dmy@lab 5cd6849e95 有可能会访问到重复的元件，如果是已经访问过的就不添加了。 
Signed-off-by: dmy@lab <dmy@lab.lab>
 2015-01-15 17:19:06 +08:00
facat@lab.com af8f64dfd0 测试了自动编号功能 
Signed-off-by: facat@lab.com <facat@lab.com>
 2014-12-28 17:49:16 +08:00
facat@lab.com 7fa4d1d98b 用模板实现对不同元件进行编号。 
Signed-off-by: facat@lab.com <facat@lab.com>
 2014-12-28 17:16:29 +08:00
facat@lab.com cbe9e1f261 给CIMExport添加自己计算节点编号的功能。 
Signed-off-by: facat@lab.com <facat@lab.com>
 2014-12-28 16:56:45 +08:00
facat@lab.com 9cb2f5a8f6 用CIMExporter分别处理读到的线路，开关，变压器等元件。 
Signed-off-by: facat@lab.com <facat@lab.com>
 2014-12-28 16:40:57 +08:00
facat@lab.com 57dc9e9728 用类处理线路阻抗数据。 
Signed-off-by: facat@lab.com <facat@lab.com>
 2014-12-26 21:21:58 +08:00