dmy@lab
|
feae41d9ea
|
1.在脚本中加入非辐射状网络提示
2.修复了没有把DG作为短支路的bug
Signed-off-by: dmy@lab <dmy@lab.lab>
|
2015-03-10 19:05:27 +08:00 |
|
dmy@lab
|
8a5d392450
|
修复没有负荷时，连变压器参数都没有的bug
Signed-off-by: dmy@lab <dmy@lab.lab>
|
2015-03-09 22:31:04 +08:00 |
|
dmy@lab
|
29828700d2
|
1.如果负荷路径为空就不打开。
2.把所有负荷24时段输出到一个文件中。
Signed-off-by: dmy@lab <dmy@lab.lab>
|
2015-02-05 16:00:42 +08:00 |
|
dmy@lab
|
d0b9071577
|
1.修复了单例模板的bug
2.正在加DG
Signed-off-by: dmy@lab <dmy@lab.lab>
|
2015-01-30 21:34:31 +08:00 |
|
dmy@lab
|
01c77d2045
|
进行负荷映射的时候可能有相同的Substation ID，就把他们全部和起来。
Signed-off-by: dmy@lab <dmy@lab.lab>
|
2015-01-22 15:43:28 +08:00 |
|
dmy@lab
|
7947ddc9b1
|
1.给SWTICH的空node一个虚拟名称。
2.修复了getSubstationLoad的bug，要先判断再返回。
Signed-off-by: dmy@lab <dmy@lab.lab>
|
2015-01-22 14:12:49 +08:00 |
|
dmy@lab
|
5017c73f09
|
改为只从头节点还是找
Signed-off-by: dmy@lab <dmy@lab.lab>
|
2015-01-22 11:00:39 +08:00 |
|
dmy@lab
|
9f6e6d7bf7
|
1.更新一下task.txt文件。
2.有些文件有拓扑错误，还没搞定。
Signed-off-by: dmy@lab <dmy@lab.lab>
|
2015-01-21 22:37:53 +08:00 |
|
dmy@lab
|
8d5fcf9c95
|
1.把负荷文件路径加入CIMParser中。
2.把变压器也处理成双端支路。
Signed-off-by: dmy@lab <dmy@lab.lab>
|
2015-01-20 13:19:28 +08:00 |
|
dmy@lab
|
88ca00c78b
|
小调试
Signed-off-by: dmy@lab <dmy@lab.lab>
|
2015-01-17 22:31:06 +08:00 |
|
dmy@lab
|
5cd6849e95
|
有可能会访问到重复的元件，如果是已经访问过的就不添加了。
Signed-off-by: dmy@lab <dmy@lab.lab>
|
2015-01-15 17:19:06 +08:00 |
|
dmy@lab
|
bdb5c72fa2
|
文件名一直是乱码。
Signed-off-by: dmy@lab <dmy@lab.lab>
|
2015-01-08 10:13:29 +08:00 |
facat@lab.com
|
cd22eecbca
|
1.加入Task文件，准备批量做。
2.把Task文件接入流程。
Signed-off-by: facat@lab.com <facat@lab.com>
|
2015-01-06 20:51:19 +08:00 |
|
facat@lab.com
|
96fc5726f7
|
整理了需要解析的线路名单
Signed-off-by: facat@lab.com <facat@lab.com>
|
2015-01-06 16:07:26 +08:00 |